FPGA使用了逻辑单元阵列LCA（LogicCellArray）这样一个概念，内部还包括可配备逻辑模块CLB（ConfigurableLogicBlock）、输入输出模块IOB（InputOutputBlock）和内部连线（Interconnect）三个部分。现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）比起，FPGA具备有所不同的结构。
FPGA利用小型查询表格（16TImes;1RAM）来构建人组逻辑，每个查询表格相连到一个D触发器的输出末端，触发器再行来驱动其他逻辑电路或驱动I/O，由此包含了既可实现人组逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线相互相连或相连到I/O模块。FPGA的逻辑是通过向内部静态存储单元读取编程数据来构建的，存储在存储器单元中的值要求了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的连接起来方式，并最后要求了FPGA足以构建的功能，FPGA容许无限次的编程。 不管你是一名逻辑设计师、硬件工程师或系统工程师，甚或享有所有这些头衔，只要你在任何一种高速和多协议的简单系统中用于了FPGA，你就很有可能必须希望解决问题好器件配备、电源管理、IP构建、信号完整性和其他的一些关键设计问题。
不过，你不用独自一人面临这些挑战，因为在当前业内领先的FPGA公司里工作的应用于工程师每天都会面临这些问题，而且他们早已明确提出了一些将令你的设计工作显得更加精彩的设计指导原则和解决方案。掌控FPGA设计的三大黄金法则，让你设计更加精彩。
一、面积与速度的均衡交换原则 这里的面积所指的是FPGA的芯片资源，还包括逻辑资源和I/O资源等；这里的速度所指的是FPGA工作的最低频率（和DSP或者ARM有所不同，FPGA设计的工作频率是不相同的，而是和设计本身的延后密切连接）。在实际设计中，用于大于的面积设计出有最低的速度是每一个开发者执着的目标，但是鱼和熊掌不能兼得，取舍之间展出了一个开发者的智慧。 1.速度换面积 速度优势可以交换条件面积的节约。
面积就越小，就意味著可以用更加较低的成本来构建产品的功能。速度换面积的原则在一些较简单的算法设计中经常不会中用。在这些算法设计中，流水线设计经常是必需中用的技术。
在流水线的设计中，这些被重复使用但是用于次数有所不同的模块将不会闲置大量的FPGA资源。对FPGA的设计技术展开改建，将被重复使用的算法模块提炼出大于的适配单元，并利用这个大于的高速替换原设计中被重复使用但次数有所不同的模块。
当然，在改建的过程中必定不会减少一些其他的资源来构建这个替换的过程。但是只要速度具备优势，那么减少的这部分逻辑仍然需要构建减少面积提升速度的目的。 可以看见，速度换面积的关键是高速基本单元的适配。
2.面积换速度 在这种方法中面积的拷贝可以交换条件速度的提升。反对的速度越高，就意味著可以构建更高的产品性能。一些侧重产品性能的应用领域可以使用并行处理技术，构建面积换速度。
本文来源：金沙电子游戏官网平台-www.2mariyachtesail.com